可控硅器件能夠以較小的版圖面積獲得較高ESD防護(hù)等級(jí)，因此，此類器件已在集成電路片上靜電防護(hù)中占有一席之地。但是在深亞微米CMOS工藝中SCR器件仍然具有高的開(kāi)啟電壓的缺點(diǎn)，觸發(fā)電壓一般高于20V，且高于輸入級(jí)的柵氧化層擊穿電壓。隨著工藝水平的不斷進(jìn)步，柵氧化層的厚度不斷減小，擊穿電壓進(jìn)一步降低，因此，避免內(nèi)核電路薄柵氧化層器件長(zhǎng)久損壞的必要措施是減小SCR器件開(kāi)啟電壓提高開(kāi)啟速度。如圖1所示為簡(jiǎn)單橫向SCR器件剖面圖，針對(duì)此結(jié)構(gòu)降低觸發(fā)電壓的器件結(jié)構(gòu)有MLSCR和LVTSCR；針對(duì)此結(jié)構(gòu)提高開(kāi)啟速度的一般方法是采用輔助觸發(fā)電路，例如，柵極耦合技術(shù)、熱載流子觸發(fā)技術(shù)、襯底觸發(fā)技術(shù)、雙觸發(fā)技術(shù)等。本文介紹幾種降低觸發(fā)電壓提高開(kāi)啟速度的方法。

 

圖1 簡(jiǎn)單橫向SCR器件剖面圖

 

1、改進(jìn)型SCR（Modified Lateral SCR，MLSCR）

 

如圖2所示，MLSCR通過(guò)在N阱/P阱的結(jié)面上增加N+擴(kuò)散區(qū)來(lái)降低此結(jié)的雪崩擊穿電壓。通過(guò)此法可將開(kāi)啟電壓降低到12V，但還不足以保護(hù)輸入級(jí)的薄柵氧化層，因此，MLSCR與LSCR一樣需要與二級(jí)保護(hù)器件配合來(lái)實(shí)現(xiàn)輸入級(jí)的靜電保護(hù)。當(dāng)然，由于其開(kāi)啟電壓的降低，二級(jí)保護(hù)器件的版圖面積可以減小。而對(duì)于輸出級(jí)，由于兩級(jí)ESD保護(hù)會(huì)給正常工作下的電路帶來(lái)信號(hào)延時(shí)，LSCR和MLSCR一般不用于輸出級(jí)的靜電保護(hù)。

 

圖2 MLSCR器件剖面圖

 

2、低觸發(fā)電壓SCR（Low-Voltage Triggering SCR，LVTSCR）

 

如圖3所示，LVTSCR通過(guò)在結(jié)構(gòu)中嵌入一個(gè)NMOS將器件開(kāi)啟電壓降低到約7V，與短溝NMOS的漏擊穿電壓或穿通電壓相近。此器件可獨(dú)立使用作為CMOS集成電路的輸入級(jí)ESD保護(hù)，極大地減小了ESD保護(hù)電路的版圖實(shí)現(xiàn)面積。而作為輸出級(jí)保護(hù)時(shí)，需要在LVTSCR和輸出級(jí)之間加入小的串聯(lián)電阻以保證ESD保護(hù)的有效性。

 

圖3 LVTSCR器件剖面圖

 

3、柵極耦合的LVTSCR（Gate-Coupled LVTSCR）

 

如圖4所示為互補(bǔ)型柵極耦合LVTSCR，此器件采用非雪崩擊穿機(jī)制來(lái)開(kāi)啟。通過(guò)合理設(shè)置Cn和Cp的電容值，可以使耦合到柵上的電壓在電路正常工作狀態(tài)下小于內(nèi)嵌NMOS/PMOS的閾值電壓，而在ESD應(yīng)力到來(lái)時(shí)大于內(nèi)嵌NMOS/PMOS的閾值電壓。LVTSCR的開(kāi)啟電壓可以通過(guò)調(diào)整內(nèi)嵌NMOS/PMOS柵極的耦合電壓來(lái)設(shè)置。耦合電壓越大，LVTSCR的開(kāi)啟電壓越低，快速開(kāi)啟的LVTSCR可有效保護(hù)輸入/輸出級(jí)。

 

圖4 柵極耦合的 LVTSCR器件結(jié)構(gòu)

 

4、襯底觸發(fā)SCR（Substrate-Triggered SCR，STSCR）

 

如圖5所示為P型和N型襯底觸發(fā)SCR器件，它們分別通過(guò)在傳統(tǒng)LSCR器件中加入P+或N+擴(kuò)散區(qū)作為觸發(fā)節(jié)點(diǎn)。襯底觸發(fā)SCR器件的開(kāi)啟機(jī)制屬于電流觸發(fā)事件。當(dāng)電流被加在SCR器件的襯底，也即寄生三極管的基極時(shí)，SCR可以快速觸發(fā)并進(jìn)入閂鎖狀態(tài)。隨著襯底觸發(fā)電流的增大，開(kāi)啟電壓下降、開(kāi)啟時(shí)間縮短。當(dāng)然，此器件的應(yīng)用需要外加RC偵測(cè)電路。

 

圖5 襯底觸發(fā)的SCR器件結(jié)構(gòu)